3.5. Память

Память является одним из основных элементов любой вычислительной системы. Элементы памяти в том или ином виде присутствуют в каждом конструктивном модуле PC.

В этой главе основное внимание уделено элементам оперативной памяти, характеристики которых определяют быстродействие всей системы. Без этих элементов работа PC просто невозможна. Оперативная память - временная память, т. е. данные хранятся в ней только до выключения PC. Для долговременного хранения информации служат дискеты, винчестеры, компакт-диски и т. п.

Конструктивно они выполнены в виде модулей, так что при желании можно сравнительно просто заменить их или установить дополнительные и тем самым изменить (скорее всего, увеличить) объем оперативной памяти PC.

Рис.3.18. Классификация элементов памяти PC

Чтобы CPU мог выполнять программы, они должны быть загружены в оперативную рабочую память, т. е. в память, доступную для программ пользователя. К данным, находящимся в оперативной памяти (Random Access Memory, RAM - память с произвольным доступом), CPU имеет непосредственный доступ, а к периферийной, или внешней памяти (гибким и жестким дискам) - через буфер, являющийся также разновидностью оперативной памяти, недоступной пользователю. Только после того как программа будет загружена в RAM с внешнего носителя данных, возможна дальнейшая ее работа.

Время доступа к данным, находящимся в RAM, чрезвычайно мало. Для сравнения можно привести простой пример. Пусть время доступа к памяти составляет порядка 200 нс, в то время как время доступа к данным на жестком диске составляет 12 000 000 нс. Если предположить, что 1 нс равна 1 с, то время обращения к памяти составит 3,3 мин, а время обращения к жесткому диску - 4,5 месяца.

Недостаток оперативной памяти состоит в том, что она временная, т. е. при отключении питания оперативная память полностью очищается, и данные, не записанные на внешний носитель, будут потеряны.

Основная задача RAM - предоставлять по требованию CPU необходимую информацию. Это означает, что данные в любой момент должны быть доступны для обработки. Временный характер запоминания данных в оперативной памяти определяется не только наличием питания. Дело в том, что оперативная память относится к категории динамической памяти: ее содержимое остается неизменным в течение очи короткого промежутка времени, поэтому память должна периодически обновляться.

Запоминающим элементом динамической памяти является полупроводников конденсатор, который может находиться в заряженном или разряженном состоянии. Если конденсатор заряжен, то в ячейку записана логическая 1, если разряжен-логический 0. В идеальном конденсаторе заряд может сохраняться неограничен" время. В реальном конденсаторе существует ток утечки, поэтому информация, записанная в динамическую память, со временем будет утрачена, т. к. конденсаторы запоминающих элементов полностью разрядятся.

Чтобы пояснить этот процесс, представим элемент памяти как ведро с водой, ко может быть либо пустым (состояние 0), либо полным (состояние 1). Однако в ведре имеются такие маленькие дырки, что вода (информация) вытекала бы по ним, если бы "водоносу" (специальной логической схеме) не было поручено компенсировать убыток воды (данных) так, чтобы уровень ее оставался неизменным. Этот процесс называется регенерацией памяти (Refresh). Деятельность "водоноса" имеет огромное значение, поэтому ему нельзя мешать. Это означает, что CPU имеет доступ к данным, находящимся в RAM, только в течение циклов, свободных от регенерации.

Единственным способом регенерации хранимой в памяти информации является. выполнение операции чтения/записи данных. Если информация заносится в динамическую память, а затем в течение нескольких миллисекунд остается невостребованной, она будет утрачена, т. к. конденсаторы запоминающих элементов полностью разрядятся.

Регенерация памяти происходит при выполнении каждой операции чтения или записи. Однако нет гарантии, что при выполнении любой программы произойдет обращение ко всем ячейкам памяти, поэтому имеется специальная схема, которая через определенные промежутки времени (например, каждые 2 мс) будет осуществлять доступ (для считывания) ко всем строкам памяти. В эти моменты CPU находятся в состоянии ожидания. За один цикл схема регенерирует все строки динамической памяти.

3.5.1. Принцип работы

Ячейки памяти организованы в матрицу, состоящую из строк и столбцов. Полный адрес ячейки данных включает два компонента - адрес строки (row address) и адрес столбца (column address).

Когда CPU (или устройство, использующее канал DMA) обращается к памяти для чтения информации, на входы микросхемы поступает строб вывода данных ОЕ (Output Enabled), затем подается адрес строки и одновременно с ним (или с задержкой) сигнал RAS (Row Address Strobe).

Это означает, что каждая шина столбца соединяется с ячейкой памяти выбранной строки. Адрес ячейки поступает по адресным линиям (в нашем случае их десять) на дешифратор, который преобразует поступивший набор нулей и единиц в номер строки. Емкость конденсатора очень мала (доли пикофарады) и его заряд тоже мал, поэтому используется усилитель, подключенный к каждой шине столбца динамической памяти. Информация считывается со всей строки запоминающих элементов одновременно и помещается в буфер ввода/вывода.

С незначительной задержкой после сигнала RAS на входы динамической памяти подается адрес столбца и сигнал CAS (Column Address Strobe). При чтении данные выбираются из буфера ввода/вывода и поступают на выход динамической памяти в соответствии с адресом столбца.

При считывании информации из ячеек памяти в буфер ввода/вывода происходит ее разрушение, поэтому необходимо произвести перезапись считанной информации: выходы регистра строки снова соединяются с общими шинами столбцов памяти, чтобы перезаписать считанную информацию из строки. Если ячейка имела заряд, то она снова будет заряжена еще до завершения цикла чтения. На ячейки, которые не имели заряда, напряжение не подается.

Если выполняется запись в память, то подается сигнал стробирования записи дан-HiixWE (Write Enable) и информация поступает на соответствующую шину столбца из буфера, а с входа памяти в соответствии с адресом столбца. Таким образом, прохождение данных при записи задается комбинацией сигналов, определяющих адреса столбца и строки, а также сигналом разрешения записи данных в память.

3.5.2. Основные характеристики микросхем памяти

• Тип
• Быстродействие
• Емкость
• Временная диаграмма
• Разрядность

3.5.2.1. Емкость и разрядность

На рисунке представлена структура микросхемы памяти, имеющая одну линию ввода/вывода. Из такой микросхемы CPU может одновременно считать (записан только один бит данных). Для повышения скорости обмена данными между CPU памятью были разработаны микросхемы, имеющие 4, 8 и 16 линий ввода/вывод Подобные микросхемы имеют соответственно 4, 8 или 16 одинаковых матриц ячеек памяти. Таким образом, при поступлении на входы микросхемы адреса ячейки производится одновременное чтение (запись) всех ячеек, находящихся по данному адресу, но в различных матрицах (рис. 7.3). В этом случае одновременно считывается или записывается сразу несколько бит информации. Например, если микросхема имеет 8 линий ввода/вывода (соответственно 8 матриц), то CPU может считывать (записывать) информацию побайтно.

Количество линий ввода/вывода определяет разрядность шины ввода/вывода микросхемы. Количество бит информации, которое хранится в ячейках каждой матрицы, называется глубиной адресного пространства (Depth Address) микросхемы памяти.

Таким образом, общая емкость микросхемы памяти определяется произведением глубины адресного пространства на количество линий ввода/вывода (разрядов). Например, емкость микросхемы памяти, имеющей глубину адресного пространства 1 Мбайт и 4 линии ввода/вывода (четырехразрядную шину ввода/вывода), составляет 1 Мбайт х 4 = 4 Мбайт. Такая микросхема обозначается 1х4, 1Мх4, хх4400 либо хх4401.

3.5.2.2. Быстродействие

Производительность микросхемы динамической памяти характеризуется временен выполнения элементарных действий между двумя операциями чтения либо записи данных.

Последовательность этих операций называют рабочим циклом (или циклом обращения). Он включает указание адреса данных (RAS, выбор строки, CAS, вы столбца), чтение (запись).

Время, необходимое для чтения (записи) данных, хранящихся по случайному адресу, называется временем доступа (Access time). Для современных микросхем оно составляет 40-60 не, что соответствует частоте появления данных 16,7-25 МГц на выходе микросхемы.

В реальных условиях обращение к памяти чаще происходит не по случайному адресу, поэтому рабочий цикл короче.

По мере усовершенствования микросхем DRAM (EDO DRAM, BEDO DRAM, SDRAM) длительность рабочего цикла стала показателем их быстродействия. Поскольку архитектура микросхем динамической памяти не изменилась, время выполнения действий между двумя произвольными операциями чтения или записи (время доступа) осталось прежним. Однако если первый цикл обращения к DRAM длится 50, 60 или 70 не, то последующие циклы значительно короче.

Примечание

Время доступа для внешних носителей данных (таких как гибкий или жесткий диск) составляет миллисекунды, а для элементов памяти - наносекунды.

Вообще говоря, на материнскую плату можно устанавливать элементы памяти различных фирм, причем эти элементы могут иметь разное время доступа. Тем не менее, следует избегать смешения неоднородных элементов памяти. Время доступа не должно различаться более, чем на 10 не. В противном случае могут возникнуть серьезные проблемы. Опыт подсказывает, что в одном банке (см. разд. "Архитектура элементов памяти" этой главы) лучше использовать элементы памяти одной фирмы-производителя.

3.5.2.3. Цикл чтения памяти

Между CPU и элементами памяти не должно быть временного рассогласования, обусловленного различным быстродействием этих компонентов. Однако, например, асинхронные микросхемы EDO DRAM, имеющие время рабочего цикла 20 не, м могут работать с частотой более 50 МГц, поэтому CPU вынужден простаивать.

Цикл чтения памяти показывает зависимость тактовой частоты системной шины я типа памяти. Она характеризует количество тактов, которые необходимы CPU дли выполнения четырех последовательных операций считывания данных. Например, если имеется 8-разрядная микросхема памяти типа EDO, то цикл 5-2-2-2 означает, что для считывания первого байта необходимо пять тактов CPU, а для считывании трех последующих байтов - два такта.

Забегая немного вперед, отметим, что обмен данными между CPU и RAM осуществляется по 32- (для CPU 80486) или 64-разрядной (для Pentium) системной шине, а микросхемы памяти организованы в 32- или 64-разрядные модули памяти, поэтом; обмен данными осуществляется путем передачи удвоенных или учетверенных слов Именно в связи с этим в PC на базе CPU 80486 или Pentium должны устанавливаться элементы памяти, обеспечивающие время доступа менее 60 нс.

Использование медленных элементов может привести к зависанию системы. Для согласования скорости работы процессора и памяти необходимо установить соответствующие параметры в CMOS Setup.

3.5.3. Архитектура элементов памяти

Каким образом 4-разрядная микросхема памяти может работать с 32-разрядной системной шиной CPU 80486 или 64-разрядной шиной CPU Pentium? Дело в том, что CPU взаимодействует через контроллер памяти не с одной, а в данном случае сразу с восемью микросхемами памяти, организованными в банки памяти.

Банки памяти всегда должны быть заполнены, иначе PC не загрузится.

Количество микросхем памяти в одном банке определяется соотношением разрядности системной шины и разрядности микросхемы памяти.

Контроллер памяти (Memory controller) является промежуточным устройством между системной шиной и модулями памяти. Он определяет тип установленных элементов памяти, организует обмен данными между CPU и RAM и задает различные режимы работы памяти. В современных Chipset контроллер интегрирован в одной из двух микросхем.

В настоящее время отдельные микросхемы памяти не устанавливаются на материнскую плату. Они объединяются на специальных печатных платах, образуя вместе с некоторыми дополнительными элементами модули памяти (SIMM-модули и DIMM-модули). Разрядность модулей памяти определяется разрядностью микросхем памяти, установленных на плате. 30-контактные SIMM-модули - 8-разрядные, 72-контактные SIMM-модули - 32-разрядные, а DIMM-модули - 64-разрядные.

Для модулей памяти, как ранее и для микросхем памяти, действует правило, диктующее полностью заполнять банки памяти.

Количество модулей памяти, необходимых для заполнения банков, определяется отношением разрядности системной шины к разрядности модуля памяти. Например, компьютеры на базе процессора 80386 имели 16-разрядную системную шину, поэтому банки заполнялись двумя 8-разрядными SIMM-модулями. Поскольку PC с CPU 80486 имеют 32-разрядную системную шину, достаточно одного 32-разрядного SIMM-модуля памяти. Системная шина PC с CPU Pentium и Pentium II 64-разрядная, поэтому 32-разрядные SIMM-модули устанавливаются в банки только попарно, либо необходим один 64-разрядный DlMM-модуль.

3.5.4. Повышение скорости обмена данными

Для повышения скорости обмена данными между CPU и микросхемами памяти разработаны специальные режимы работы памяти и технологии.

• Чередование памяти
• Разбиение памяти на страницы
• Кэширование памяти
• Пакетный режим

Как уже отмечалось, CPU запрашивает данные из памяти не побайтно, а в виде пакетов, состоящих из 32 или 64 бит. Такой порядок обмена данными с памятью был впервые реализован на PC с CPU 80486 и назван пакетным режимом (Burst Mode). В этом режиме кроме одного слова CPU считывает еще три, расположенные рядом.

3.5.4.1. Чередование памяти

Метод управления памятью с чередованием адресов (Interleaving mode) основан на том, что логически связанные байты чаще всего располагаются в памяти друг за другом, Как уже отмечалось, в микросхеме памяти осуществляется периодическая регенерация данных, в процессе которой микросхема не доступна для записи и чтения. Чтобы не было пауз в работе памяти, осуществляется ее чередование, т. е. помещение следующих друг за другом ячеек памяти в различные банки, из которых CPU должен считывать данные попеременно. Пока в одном из чипов памяти происходит регенерация данных, CPU может считывать следующий байт из другого банка.

Организацию и управление чередованием памяти осуществляет контроллер памяти. который логически объединяет два банка в один и распределяет адресное пространство так, чтобы соседние адреса находились в разных банках.

При использовании SIMM-модулей чередование памяти возможно лишь в том случае, когда в различные банки установлены SIMM-модули одинаковой емкости. В микросхемах SDRAM этот режим реализуется аппаратно не контроллером памяти, а на уровне микросхемы.

Примечание

Более подробную информацию о возможностях использования режима Interleave можно найти в описании конкретной материнской платы.

3.5.4.2. Разбиение памяти на страницы

Метод разбиения памяти на страницы (Pacing mode) основан на том факте (уже упоминавшемся при описании чередования памяти), что каждый поступающий в CPU байт расположен рядом с байтом, уже считанным из памяти и логически связанным с ним. Следовательно, не нужно повторять сигнал RAS, если адреса строк выбираемых ячеек памяти находятся в пределах одной страницы, т. е. адрес строки неизменен.

Обычно память делится на страницы размером 512 байт и более.

3.5.4.3. Кэширование памяти

Кэширование памяти используется для ускорения доступа к данным, находящимся в RAM. Это достигается за счет применения промежуточной (буферной между CPU и RAM) быстродействующей памяти небольшой емкости (256 Кбайт-2 Мбайт) кэш-памяти. Такая память работает на частоте CPU, поэтому при обращении к ней не требуются циклы ожидания.

3.5.5. Динамическая память

За последние 10 лет производительность CPU увеличилась в 100 раз, в то время как пропускная способность элементов памяти - лишь в 10-12 раз.

Под пропускной способностью памяти понимают объем информации (в мегабайтах), пересылаемых по системной шине за 1 с между CPU и банком DRAM. Измеряется в Мбайт/с, Гбайт/с.

Часто для характеристики элементов памяти используют так называемую пропускную способность вывода памяти. Под которой понимают объем информации (в мегабитах), пересылаемых по одной линии данных системной шины за 1 с между CPU и выводом DRAM. Измеряется в Мбит/с/контакт (Mbit/sec/pin).

Таким образом, элементы памяти стали тормозить работу системы в целом. Современный CPU с его высокой тактовой частотой, предвыборкой данных, конвейерной архитектурой и другими техническими достижениями, вынужден простаивать, ожидая готовности памяти. При работе в многозадачных операционных системах и обработке больших массивов данных не помогает даже увеличение объема кэш-памяти. Кроме того, многие современные устройства общаются с RAM напрямую, минуя CPU (например, карты AGP, HDD в режиме Bus Mastering).

Специалисты корпорации Intel считают, что для обработки видеоизображений в реальном масштабе времени при работе с ЗD-изображениями и использовании DVD пропускной способности модулей памяти на элементах SDRAM (800 Мбайт/с) явно недостаточно. Для повышения пропускной способности памяти можно увеличить разрядность системной шины с 64 до 128 бит или повысить тактовую частоту системной шины.

Однако увеличение разрядности системной шины сопряжено с техническими сложностями, обусловленными значительным увеличением количества выводов микросхемы контроллера памяти (до 200-300) и, соответственно, увеличения количества проводников на материнской плате между контроллером и слотами памяти.

Просто повысить тактовую частоту системной шины также невозможно, т. к. при существующей технологии считывания информации из ячейки памяти длительность цикла обращения составляет порядка 10 нс.

Поэтому был найден альтернативный вариант - 16-разрядная системная шина памяти с тактовой частотой 400 МГц, а также были усовершенствованы микросхемы DRAM, которые (сохранив без изменения ядро) стали напоминать сложное конвейерное микропроцессорное устройство с собственной скоростной шиной.

Рис.3.19. Шина памяти 64-разрядная (слева) и 16-разрядная (справа)

Ниже рассмотрены характеристики различных типов элементов динамической памяти, начиная от тех, которые применялись в первых PC и до самых современных.

DRAM

Буква "D" в аббревиатуре "DRAM" означает "динамическая" (Dynamic), т. е. для сохранения данных, записанных в микросхеме памяти, необходима их периодическая регенерация. Все микросхемы DRAM имеют матричную организацию, причем каждый элемент матрицы (миниатюрный конденсатор) хранит один бит данных и адресуется с помощью следующих сигналов: RAS, адрес строки, CAS и адрес столбца.

Рис.3.20. Временные диаграммы чтения и записи DRAM

Цикл регенерации происходит при фиксации адреса столбца и циклическом изменении адреса строки. Следовательно, чем меньше строк в матрице микросхемы, тем короче цикл регенерации. Часто в описании микросхем можно встретить следующую характеристику: 2k refresh, 4k refresh и т. п. Число nk означает длину строки, т. е. количество столбцов. Дело а том, что "нормальное" количество столбцов и строк для чипа организации 4x4 численно равно 2 Кбит (4 Мбит = 1024 х 1024 х 4 = 1048 576 х 4 = 4 194 304 бит, ^4 194 304 = 2048 бит). Однако с целью повышения быстродействия были разработаны микросхемы с "неквадратной" матрицей, имеющие 1 Кбит строк и, соответственно, столбцов, что позволило сократить время регенерации.

Рис.3.21. Методы регенерации динамической памяти

В процессе совершенствования технологии изготовления DRAM были разработаны различные типы памяти: РМ, FPM, EDO и SDRAM. FPM DRAM

Память типа DRAM, реализующая быстрый страничный режим, называется FPM DRAM (Fast Page Mode DRAM).

Рис.3.22. Циклы регенерации динамической памяти

В микросхемах FPM DRAM сигнал CAS используется не только для столбца, но и для указания "срока годности" адреса, т. е. времени, в течение которого будет выполняться считывание данных.

Память этого типа появилась в последних моделях PC с CPU 80486 и получила широкое распространение. Время доступа процессора к памяти при использовании микросхем FPM DRAM (60 не) сократилось на 40% по сравнению с временем доступа к обычным DRAM. Время рабочего цикла последних чипов составило 35 не. Тем не менее, микросхемам FPM DRAM не удавалось "угнаться" за процессором, если частота системной шины превышала 28 МГц.

EDO DRAM

В компьютерах на базе CPU Pentium применяется память типа EDO DRAM (Extended Data Output). Структурная схема EDO DRAM похожа на схему FPM DRAM. Отличие состоит в том, что для FPM DRAM линии ввода/вывода данных отключались от системной шины, как только начиналось задание адреса следующего бита, а в режиме EDO линии остаются подключенными до окончания ввода нового адреса и, соответственно, начала вывода следующего бита. Вместо сигнала CAS для указания конца операции чтения используется сигнал ОЕ (Output Enable). Таким образом, память EDO позволяет одновременно считывать данные и задавать адрес следующих данных, что, в свою очередь, сокращает длительность рабочего цикла.

Рис.3.23. Страничный режим считывания EDO DRAM (HPM)

Модули памяти EDO работают на 10-15% быстрее, чем FPM DRAM. Они работают без задержки с системными шинами, работающими на тактовой частоте 50 МГц (1: 20нс = 50 МГц). Тем не менее, преимущество EDO перед FPM проявляется лишь при чтении данных - одновременное выполнение операций записи и адресации невозможно.

BEDO DRAM

Микросхемы BEDO DRAM (Burst EDO) - это разновидность EDO DRAM. В отличие от EDO в микросхему BEDO был добавлен специальный генератор номера столбца. После первого поступления на вход микросхемы адреса ячейки и сигналов RAS и CAS, для последующих четырех столбцов сигнал CAS генерируется внутри микросхемы.

Рис.3.24. Страничный режим считывания BEDO DRAM (HPM)

Это приводит к тому, что если при тактовой частоте системной шины 66 МГц цикл чтения памяти для FPM составляет 6-3-3-3, для EDO - 5-2-2-2, то для BEDO -4-1-1-1. Как видно, цикл чтения памяти BEDO сопоставима с циклом SDRAM, но BEDO не может работать на тактовой частоте 100 МГц. Кроме того, в то время, когда появились микросхемы BEDO DRAM, корпорация Intel усиленно продвигала на рынок SDRAM.

В PC с CPU 80486 память типов EDO и BEDO, как правило, не поддерживается CDRAM, EDRAM

Микросхемы CDRAM (Cache DRAM) и EDRAM (Enhanced DRAM) содержат немного ячеек быстрой памяти SRAM, имеющих время доступа 10-15 не. Например, на одном кристалле могут находиться 4 Мбайт DRAM и 16 Кбайт SRAM. Интегрированные элементы SRAM в данном случае можно рассматривать как встроенную кэш-память.

SDRAM

До 1997 г. производились только асинхронные микросхемы DRAM, т. е. такие, работа которых не была синхронизирована с частотой работы системной шины.

Асинхронные элементы имеют только информационные входы и срабатывают непосредственно после изменения сигнала на входах. Сигнал на выходе появляется через некоторое время. Оно не регламентируется и может изменяться в зависимости от температуры и от старения полупроводниковых элементов. Основным недостатком асинхронных элементов является их низкая помехоустойчивость, проявляющаяся в сбоях при работе PC.

Рис.3.25. Временные диаграммы пакетных циклов SDRAM
А и В - данные для записи по адресу R0/С0 и R0/C0+1; С и D - данные, считанные по адресу R0/C1 и RO/C1+1

Для срабатывания синхронных элементов смены сигналов на входах недостаточно. Необходим дополнительный тактирующий сигнал, который подается на соответствующий вход. В качестве такого сигнала выбран тактовый сигнал системной шины. Этот сигнал задает частоту смены информации в определенные моменты времени. В эти же моменты обновляется информация на выходах элементов. Таким образом, процессы записи и считывания информации в память строго привязаны к тактам CPU или шины.

Все рассмотренные выше элементы памяти (FPM, EDO, BEDO DRAM) работают асинхронно с тактовой частотой системной шины. Поэтому для передачи данных из памяти в CPU необходимо подтверждение связи между CPU и контроллером памяти.

Процесс чтения данных организован следующим образом. CPU сообщает контроллеру памяти с помощью сигнала ADS, что ему необходимы данные, располагающиеся по определенному адресу. Затем осуществляется цикл чтения данных из DRAM. Когда данные прочитаны и находятся на выходных линиях DRAM, контроллер памяти посылает процессору сигнал BRDY и только тогда данные поступают на CPU Если данные еще не готовы, то CPU вынужден осуществлять холостые циклы (Walt state) в ожидании данных. Память типа BEDO DRAM может поставлять данные I CPU и без цикла ожидания, но только при тактовой частоте системной шины до I 66 МГц.

В 1997 г. для синхронизации работы памяти и системной шины использовалась микросхема синхронной динамической памяти SDRAM (Sychronous DRAM). Метод доступа к строкам и столбцам данных в микросхемах SDRAM и стандартной DRAM реализован одинаково. Отличие заключается в следующем: все операции в микросхемах SDRAM синхронизированы с тактовой частотой CPU, т. е. память и CPU работают синхронно без циклов ожидания.

За счет исключения циклов ожидания сократилось время выполнения команд и передачи данных. Современные микросхемы SDRAM могут работать на тактовых частотах CPU 66, 75, 83, 100, 125 и 133 МГц.

Кроме того, для сокращения времени выборки данных в микросхеме SDRAM предусмотрено чередование адресов, а также пакетный режим; используется трехступенчатая конвейерная адресация, которая позволяет осуществить доступ к запрошенным данным до завершения обработки предыдущих.

Все это позволило сократить время рабочего цикла микросхемы до 8-10 не (1:10 не = 100 МГц) и повысить скорость передачи данных до 800 Мбайт/с при тактовой частоте системной шины 100 МГц.

Внутренняя архитектура SDRAM предполагает два или более банка.
Модули памяти, на которых установлены микросхемы SDRAM, поддерживают все материнские платы, оборудованные Chipset, начиная с Intel 82430VX/HX. Со временем память SDRAM вытеснила ранее широко распространенную память FPM DRAM и EDO DRAM. РС100/133 SDRAM

При тактовой частоте системной шины 100 МГц многие микросхемы SDRAM работали неустойчиво, поэтому для такой системной шины корпорация Intel разработала спецификацию микросхем памяти, получившую название PC 100.

Микросхемы памяти PC 100 SDRAM выпускаются в корпусе TSOP, а количество выводов зависит от глубины адресного пространства микросхемы.

С увеличением тактовой частоты системной шины до 133 МГц появились микросхемы SDRAM, поддерживающие данную тактовую частоту. Они получили название РС133 SDRAM.

ESDRAM

Микросхемы ESDRAM являются расширением микросхем SDRAM. В микросхеме интегрированы элементы SDRAM, позволяющие работать на частоте системной шины 66, 100 и 166 МГц. Время рабочего цикла сократилось до 8 не. Микросхемы полностью совместимы с PC 100 SDRAM. DDR SDRAM (SDRAM II)

Следующим этапом в развитии памяти SDRAM явилась память DDR SDRAM, которую также называют SDRAM II.

В отличие от "обычной" памяти SDRAM (или SDRAM I), данные передаются по восходящему и ниспадающему фронтам синхросигнала, в результате чего пропускная способность шины данных увеличилась вдвое. Так, в случае 64-разрядной шины данных за один такт передается 16 байт данных (64 : 8 х 2).

Подобная схема передачи данных весьма критична даже к самой незначительной задержке тактового сигнала, поэтому, в отличие от SDRAM, для синхронизации передачи данных помимо сигнала тактового генератора применяется дополнительный сигнал (DQS - Date Strobe Signal). Этот сигнал передается параллельно с тактовым сигналом и корректирует процесс передачи данных для каждой линии шины данных. Для выдачи сигнала DQS, означающего доступность данных на выходе, используется специальный цикл с фиксированной задержкой DLL (Delay Locked Loop). Для точной синхронизации сигналов DQS и передачи данных (DQ) соответствующие проводники имеют одинаковую длину и емкость. Таким образом колебания напряжения и температуры одинаково отражаются на обоих сигналах, что обеспечивает отсутствие нарушения синхронизации между контроллером памяти и микросхемами модулей памяти. Дополнительный контроль синхронизации передачи данных обеспечивает более надежную и высокую скорость передачи данных, чем при использовании только сигнала тактового генератора. Чтение и запись данных производятся не в соответствии с тактовым сигналом, а синхронизируются сигналом DQS.

Архитектурно микросхема состоит из четырех независимых банков.
При тактовой частоте 100, 133, 150 и 166 МГц пропускная способность шины памяти DDR SDRAM составляет соответственно 1600, 2100, 2400 и 2700 Мбайт/с.

Первые образцы 64-мегабитных микросхем DDR SADRAM появились в 1998 г., а в 1999 г. появились первые DIMM-модули DDR SDRAM. Новая технология памяти была поддержана многими производителями, среди которых были IBM и VIA Technologies. Благодаря тому, что, в отличие от RDRAM, технология DDR SDRAM является открытой, не требует никаких лицензионных отчислений, а также мало отличается от производственного процесса SDRAM, то многие ведущие производители микросхем памяти в настоящее время перешли на выпуск микросхем DDR SDRAM. Это компании Hyundai, Micron, Toshiba, Mitshubishi Electric, Hitachi Semiconductor, Toshiba, Infineon Technologies, IBM, NEC, Samsung Electronics.

Рис.3.26. Настоящее и будущее DDR SDRAM

Дальнейшим развитием технологии DDR SDRAM является технология DDR II. В отличие от DDR SDRAM, в DDR II за один такт по каждой линии будет передаваться не 2, а четыре бита информации (при 64-разрядной шине - 32 байта), что вдвое увеличит пропускную способность шины памяти. Естественно, что данный подход требует более совершенной системы синхронизации. В основе микросхемы памяти остается 100 МГц ядро SDRAM.

Рабочие напряжения DDR II уменьшены с 2,5 до 1,8 В. Микросхемы выполнены в корпусе micro- BGA.

Для уменьшения времени доступа к данным планируется использовать технологию Virtual Channel (разработанную компанией NEC), а также кэширование информации. Максимальная пропускная способность памяти DDR должна составить 3200, 6400 Мбайт/с.

Direct RDRAM

Небольшая американская фирма Rambus начала разработку нового типа памяти в 1992 г. Уже спустя 3 года она анонсировала принципиально новую технологию - Rambus. Новая технология подразумевала наличие усовершенствованных микросхем памяти Base RDRAM и так называемого Rambus-канала, включающего высокоскоростную 8-разрядную шину (700 МГц) и специальный контроллер памяти. Пропускная способность памяти составила 600 Мбайт/с, что превосходит аналогичный показатель некоторых современных модулей памяти.

В 1995 г. фирма заключила соглашение с корпорацией Intel, которая поддержала перспективные разработки фирмы Rambus и приступила к разработке и выпуску Chipset, поддерживающих технологию Rambus.

Следует отметить, что микросхемы Base RDRAM и Concurent RDRAM (1997) были разработаны не как элементы RAM для PC, а как память для игровых приставок и графических адаптеров.

Корпорация Intel планировала к 2000 г. полностью переориентировать свой Chipset на производство микросхем памяти типа Direct DRAM. В 1999 г. корпорация Intel представила на рынке первый Chipset, ориентированный только на Rambus DRAM -1810 (позднее i810E, i820 и i840). Однако под давлением производителей материнских плат корпорация была вынуждена разрабатывать специальный хаб, позволяющий использовать модули SDRAM. Основным недостатком микросхем Rambus DRAM явилась их высокая стоимость по сравнению с SDRAM и DDR SDRAM. Впоследствии корпорация Intel пересмотрела свою политику относительно памяти RDRAM и стала выпускать Chipset, поддерживающий оба типа памяти, либо только DDR SDRAM (для недорогих настольных систем).

В микросхеме Direct DRAM сохранились старые принципы записи и считывания данных в ячейки матрицы, изменилась лишь организация банков выборки данные из памяти.

Технология Direct Rambus ориентирована на 16-разрядную шину данных, функционирующую на частотах до 400 МГц. Использование технологии DDR позволило увеличить скорость передачи данных до 1,6 Гбайт/с (16 бит х (400 х 2) : 8) на один канал (или до 6,4 Гбайт/с на 4 каналах).

Вся подсистема памяти Rambus состоит их следующих компонентов:

• контроллера памяти (RMC - Rambus Memory Controller), который осуществляет управление системой памяти RDRAM и основные функции мультиплексирования/демультиплексирования при преобразовании данных, передающихся по 16-разрядной последовательной шине Rambus-канала в 64-разрядную системную шину;
• канала Rambus (RC - Rambus Channel), который предназначен для осуществления электрической связи между контроллером памяти и микросхемами RDRAM. Физически он представляет собой шину, которая состоит из 30 проводников, разведенных строго параллельно на материнской плате;
• генератора тактовых импульсов (DRCG - Direct Rambus Clock Generator), формирующего синхроимпульсы для параллельной передачи команд и данных по переднему и заднему фронтам;
• микросхемы памяти RDRAM (Rambus DRAM), которые установлены на модулях памяти RIMM (Rambus In-line Memory Module). Микросхема RDRAM включает ядро ячеек памяти, объединенных в банки, считывающие усилители и блок интерфейса Direct Rambus, который осуществляет передачу данных и служебной информации между ядром RDRAM и контроллером памяти со скоростью 1,6 Гбайт/с.


Рис.3.27. Основные компоненты памяти Rambus

Данные и служебные биты передаются по каждому фронту тактового сигнала с частотой 800 МГц (1,25 нc), что соответствует скорости передачи 800 Мбит/с на линию. Таким образом, пропускная способность шины составляет 1,6 Гбайт/с. Передача данных осуществляется только между контроллером и микросхемами памяти, обмен только между микросхемами невозможен.

Вся информация передается по Rambus-каналу пакетами (пакеты строк, столбцов и данных). Каждый пакет передается за четыре такта (10 нc).

Внутреннее ядро RDRAM имеет 128/144-разрядную шину, работающую на частоте 100 МГц -- 1/8 тактовой частоты Rambus-канала. Таким образом, каждые Юнев ядро (или из ядра) может быть передано 16 байт данных.

Банк памяти организован в виде 512 строк, каждая из которых состоит из 128 2-кило-байтных полей. Каждое поле содержит 16 байт (128 бит : 8 = 16 байт). Таким образом, поле - это самая маленькая единица данных, которая может быть адресована.

Блок интерфейса принимает информационные пакеты (данных, строк и столбцов), декодирует их и преобразует для передачи в 128-разрядное ядро RDRAM, функционирующее на частоте 100 МГц (8 посылок на частоте 800 МГц преобразуются в одну команду для выполнения на шине с тактовой частотой 100 МГц).

Рис.3.28. Организация банка памяти 512х128х128

SLDRAM

В январе 1997 г. несколько фирм объединились, чтобы создать более дешевую, чем Direct RDRAM, быстродействующую память, ориентированную, в первую очередь, на установку в PC стоимостью до 1000 USD. Память нового типа получила название SLDRAM (SyncLinc DRAM).

Стандарт SLDRAM изначально планировался как открытый, что по замыслу членов консорциума SLDRAM Inc. могло способствовать быстрому развитию стандарта и обеспечило бы ему долгую "жизнь".

Помимо изготовителей DRAM, новый стандарт был поддержан и их клиентами -Apple, Hewlett-Packard, IBM и др.

Технология SLDRAM представляет собой следующий шаг в развитии DRAM от FPM DRAM до DDR DRAM. В микросхемах SLDRAM также используется классическое ядро DRAM. Стандарт SLDRAM имеет преимущества стандартов SDRAM и DDR SDRAM. Кроме того, стандарт SLDRAM предусматривает протокол пакетной передачи адреса. По заявлению разработчиков микросхемы типа SLDRAM совместимы с предыдущими элементами DRAM.

В первом поколении SLDRAM (как и в Direct RDRAM) используется 16-разрядная шина данных, работающая на тактовой частоте 400 МГц. Подобно DDR SDRAM и RDRAM, передача данных осуществляется по фронту и спаду тактового сигнала. Таким образом, пропускная способность SLDRAM составляет 16 битх400 МГцх2 = = 1,6 Гбайт/с. В дальнейшем разработчики планируют увеличить пропускную способность SLDRAM за счет повышения тактовой частоты системной шины.

Какая из технологий - DDR, Rambus или SLDRAM - возьмет верх, покажет время, а пока производители микросхем памяти еще не пришли к однозначному решению. Несмотря на то, что корпорация Intel упорно продвигает технологию Rambus, производители DDR DRAM и SLDRAM продолжают бороться за свое существование и лидерство в области производства недорогих PC. Samsung Semiconductor и Hitachi Semiconductor начали производить DDR DRAM. Они также готовы к выпуску Direct Rambus, a Siemens и Micron - к выпуску SLDRAM. Компании Micron и VIA Technologies разрабатывают Chipsets, способные поддерживать RDRAM, SLDRAM, DDR DRAM.

Микросхемы памяти

Первые микросхемы памяти выпускались в так называемых DIP-корпусах (Duall line Package - корпус с двухрядным расположением выводов). У таких микросхем выводы (Pins) расположены по бокам корпуса (рис. 7.16). Сам кристалл, на котором размещены ячейки памяти, значительно меньше по размеру, чем корпус. Такая конструкция корпуса удобна для печатного монтажа и установки микросхемы в панельки на материнской плате, а также для соблюдения температурного режима работы элементов.

В настоящее время на модули памяти устанавливаются микросхемы в корпусах SOJ (Small Outline J-shaped) и TSOP (Thin Small Outline Package).

Рис.3.29. Корпуса типа DIP, SQJ и TSOP

Корпус SOJ похож на корпус DIP, только выводы микросхемы изогнуты и напоминают букву "J", что позволяет их с успехом использовать как при пайке, так и для установки в специальные панельки (гнезда). Микросхемы памяти в корпусах SOJ устанавливаются на SIMM-модули и применяются для расширения памяти на видеокартах.

Корпус TSOP плоский и имеет горизонтально расположенные выводы, пригодные только для пайки. Такие микросхемы устанавливаются на DIMM-модули с питанием 3,3 В.

Организация

3.5.6.1. SIMM-модули

Емкость и время доступа SIMM-модуля определяются суммарной емкостью и временем доступа установленных на нем микросхем памяти, а его разрядность -количеством линий ввода/вывода данных (суммарной разрядностью установленных микросхем памяти). На SIMM-модуле с контролем четности устанавливается дополнительная микросхема памяти.

30-контактные SIMM-модули без контроля четности (поп Parity)- 8-разрядные, с контролем четности (Parity) - 9-разрядные. 72-контактные SIMM-модули без контроля четности - 32-разрядные, с контролем четности или контролем и коррекцией ошибок (ЕСС) - 36- и 40-разрядные.

Для проверки сохраняемых в памяти данных на предмет отсутствия ошибок используется метод контроля четности. Суть метода заключается в том, что при записи данных в память для каждых младших 8 бит вычисляется контрольная сумма, которая сохраняется вместе с данными в виде бита четности. При считывании данных вновь вычисляется контрольная сумма и сравнивается со значением бита четности.

В современных системах подобная схема встречается крайне редко. На смену ей пришел более прогрессивный метод - ЕСС (Error Cheking and Correction), который позволяет не только фиксировать, но и исправлять ошибки в памяти без остановки системы. Необходимо, чтобы Chipset поддерживал ЕСС.

В технических описаниях и прайс-листах часто можно встретить описание модуля памяти в виде 4 х 32-60, которое расшифровывается следующим образом:

Глубина адресного пространства х Количество линий ввода/вывода (разрядность модуля) - Время доступа

Глубина адресного пространства измеряется в килобитах или мегабитах. Для перевода этого значения в привычные килобайты или мегабайты необходимо значение глубины адресного пространства разделить на 8.

Компоненты

Кроме микросхем DRAM, на SIMM-модуле, как правило, располагаются миниатюрные конденсаторы, предназначенные для сглаживания кратковременных скачков питающего напряжения и предотвращения выхода из строя микросхем. Эти конденсаторы могут находится либо около каждого элемента DRAM, либо под ним, а также могут быть установлены 1-2 конденсатора, "обслуживающие" все микросхемы.

На некоторых SIMM-модулях могут быть установлены резисторы PRD (Presense Detect), комбинация которых определяет "электронную" маркировку модуля, считываемую контроллером памяти. Для 72-контактных модулей под PRD зарезервированы контакты 67-70. Первая пара контактов отвечает за информацию о емкости модуля, а вторая - за время доступа.

Отсутствие резисторов PRD не опасно. Т.к. большинство контроллеров памяти способны при тестировании памяти самостоятельно определить рабочие характеристики модуля.

На некоторых SIMM-модулях может быть установлена микросхема генератора логической четности. Дело в том, что некоторые системы ориентированы на работу только с модулями, обеспечивающими контроль четности. Для того чтобы в подобных системах можно было использовать более дешевые модули без контроля четности, были разработаны так называемые логические модули. В таких модулях вместо отдельной микросхемы DRAM устанавливается дешевая микросхема генератора логической четности, которая постоянно "обманывает" контроллер памяти, сообщая, что контрольные суммы совпадают с исходными.

Обычно SIMM-модули оборудованы микросхемами памяти общей емкости 8, 16, 32 и 128 Мбайт. В PC с CPU 80386 и ранних моделей с CPU 80486 использовались 30-контактные SIMM-модули памяти (DRAM), при этом на материнской плате могло быть от 4 до 8 слотов. В настоящее время найти в продаже подобные модули не просто. В более поздних моделях PC с CPU 80486 стали использоваться 72-контактные SIMM-модули с микросхемами FPM DRAM, а в PC с CPU Pentium - с микросхемами EDO DRAM.

SIMM-модули длительное время являлись стандартом в современных вычислительных системах, однако в 1997 г. им на смену пришли новые - DIMM-модули.

3.5.6.2. DIMM-модули

В отличие от SIMM-модулей, в DIMM-модулях (Dual In-line Memory Module) контакты с двух сторон электрически независимы. Наиболее распространенными являются 168-контактные 64-разрядные модули DIMM, имеющие по 84 контакта с каждой стороны.

Рис.3.30. 168-контактный DIMM-модуль

Выводы 1-42 расположены с левой стороны лицевой части модуля. выводы 43-84 - с правой, а выводы 85-169 расположены на тыльной стороне i дуля: 85-126 с левой стороны, а 127-168 - с правой.

DIMM-модули имеют внутреннюю архитектуру, схожую с архитектурой 72-контактных SIMM-модулей, но благодаря более широкой шине их можно устанавливать по одному на материнские платы с 64-разрядной системной шиной (для CPU класса Pentium).

Для установки в портативные PC (notebook) разработан DIMM-модуль малого размера (Small Outline DIMM -- SO DIMM). Наиболее распространены 72- и 144-контактные SO DIMM-модули. В DIMM-модули, как правило, устанавливаются микросхемы SDRAM (реже EDO DRAM). Кроме микросхем памяти, на модули, работающие на тактовой частоте 60-66 МГц, должны быть установлены микросхемы буфера ввода/вывода и SPD.

Микросхема SPD (Serial Presense Detect) - это микросхема энергонезависимой памяти EEPROM (объемом 2 Кбит), в которой записаны характеристики микросхем памяти, необходимые BIOS для правильной конфигурации системы. Корме того, в SPD находится информация о производителе.

Дешевые DIMM-модули "безымянных" производителей обычно не имеют микросхем SPD.Это приводит к тому, что некоторые материнские платы отказываются сними работать.

Существуют модули (как правило, 168-контаконые с микросхемами EDO DRAM), которые снабжаются специальной микросхемой (буфером), служащей для хранения поступивших данных, освобождая тем самым контроллер. Буферизованный DIMM-модуль, как правило, несовместим с небуферизованным, поэтому эти два типа модуля имеют разное положение одного их ключей, расположенного на плате DIMM-модуля со стороны разъема.

В конструкции модулей предусмотрены два ключа для правильного позиционирования DIMM-модулей в слоты на материнской плате.

• Первый ключ расположен между контактами 10 и 11; он служит для определения типа памяти модуля (EDO DRAM или SDRAM).
• Второй ключ расположен между контактами 40 и 41; он служит для определения напряжения питания модуля (5 В или 3,3 В).

В настоящее время большинство материнских плат оборудовано слотами для установки DIMM-модулей. На некоторых материнских платах предусмотрено совместное использование модулей SIMM и DIMM.

3.5.5.3. DDR

DIMM-модуль с микросхемами DDR SDRAM не совместим со стандартными DIMM-модулями. При сохранении тех же размеров количество контактов у них увеличилось до 184. Изменилось и положение ключа, который не позволит установить DIMM DDR SDRAM в "стандартный" слот.

Рис.3.31. Внешний вид модуля DDR DIMM

3.5.6.4. RIMM-модуль

RIMM-модуль (Rambus In-line Memory Module) - это новый высокоскоростной модуль оперативной памяти PC, разработанный компанией Rambus совместно с Intel. Внешне модуль RIMM напоминает модуль DIMM, однако они различаются, во-первых, количеством контактов и их расположением (RIMM-модуль имеет 184 контакта), а во-вторых, RIMM-модуль с обоих сторон закрыт металлическим экраном, защищающим его от наводок и взаимного влияния модулей, работающих на больших частотах.

Рис.3.32. Внешний вид RIMM-модуля: а - без чехла; б - в металлическом чехле

Согласно специфике архитектуры Rambus, на плате не может оставаться пустых слотов RIMM, они должны быть заполнены специальными модулями CRIMM (Continuity RIMM), которые будут поставляться в комплекте с системными платами.

По замыслу корпорации Intel на материнской плате может размещаться до трех RIMM-модулей, однако Chipset J810/810E/820 поддерживают только два модуля, что обусловлено техническими проблемами.

Модули предназначены для установки на материнские платы, поддерживающие канал Direct Rambus, т. е. имеющие соответствующий контроллер и высокоскоростную 16-разрядную шину памяти, работающую на тактовой частоте 400 МГц. Поскольку данные передаются с тактовой частотой 800 МГц (по фронту и спаду синхроимпульса), то пропускная способность RIMM-модуля в три раза превышает аналогичную характеристику РС66 DIMM и в два раза - РС100 DIMM:

(400 МГц х 2 х 2 байт): (66 МГц х 8 байт) = 1600 Мбайт/с : 528 Мбайт/с = 3

В настоящее время корпорация Intel определила три типа RDRAM:

• РС800 RDRAM с частотой 400 МГц и пропускной способностью 1,6 Гбайт/с
• РС700 RDRAM с частотой 356 МГц и пропускной способностью 1,4 Гбайт/с
• РС600 RDRAM с частотой 300 МГц и пропускной способностью 1,2 Гбайт/с

РС600 RDRAM не может функционировать с процессорами, использующими част ту системной шины 133 МГц.

Как и DIMM-модули, RIMM-модули оборудованы микросхемой SPD. На модуле могут располагаться от 1 до 16 элементов DRAM. Однако одновременно может быть активна только одна микросхема, таким образом, уменьшается потребление питания модуля. Напряжение питания RIMM-модуля - 2,5 В.

Как правило, на модулях RIMM устанавливаются микросхемы Direct RDDRAM, однако могут быть установлены и SDRAM и EDO. В последнем случае на модуле устанавливается специальный конвертер.

Южно-корейская компания Samsung Electronics уже приступила к массовому производству RIMM-модулей на основе микросхем SDRAM емкостью 64 Мбит. С 1999 г. начались поставки крупных партий новых модулей компаниям Intel, Compaq и Dell. Стоимость модулей RIMM достаточно высока.

3.5.7. Кэш-память

В основе концепции кэширования (складирования, от англ. слова cache - убежище склад) лежит правило, получившее название "80/20", согласно которому приблизительно около 20% приложений и данных PC при вычислении используют около Я машинного времени (например, эти 20% могут включать код для отправления и удаления электронной почты, код сохранения данных на жесткий диск, код распознавания скан-кодов клавиатуры). Поэтому имеется большая вероятность того, что процессор вновь потребует эти коды и данные.

Для того чтобы снабжать процессор наиболее часто востребованными данными и командами, применяется кэш-память, которая в отличие от RAM расположена вблизи процессора и имеет меньшее время доступа (10-15 нc).

Кэш-память напоминает "горячий список" команд, необходимых процессору. Контроллер памяти сохраняет в кэш-памяти любую команду, запрошенную CPU, и каждый раз, когда процессор получает команду из кэш-памяти ("удачное обращение в кэш"), эта команда перемещается в вершину "горячего списка". Если кэш-память полностью заполнена, а процессор запрашивает новую команду, то происходит обращение к RAM и затем система записывает код этой команды в кэш-память поверх данных, которые не использовались в течение самого длинного периода времени, Таким образом информация, которая редко используется CPU, выбывает из кэш-памяти.

Такой способ обмена данными имеет то преимущество, что при повторном обращении к памяти уже нет необходимости считывать данные из медленной оперативной памяти, поэтому информация предоставляется в распоряжение CPU без задержки. Координацию потока этих данных осуществляет кэш-контроллер, который сообщает CPU, имеются ли еще в кэш-памяти необходимые данные.

Кэш-память состоит из трех основных элементов:

• контроллера кэш-памяти;
• кэш-памяти данных (DataRAM);
• кэш-памяти адресов (TagRAM);

Рис.3.33. Элементы внешней кэш-памяти

DataRAM представляет собой кэш-память, в которой находятся данные. TagRAM содержит информацию о местоположении этих данных в кэш-памяти ("горячий список"). Если нужно получить данные, процессор обращается первоначально не к оперативной памяти (RAM), а к TagRAM. Если на основании анализа адресов данных CPU обнаружит, что требуемой информации в DataRAM нет, он обращается к более медленной оперативной памяти.

Своеобразие памяти SRAM заключается в отсутствии регенерации, так что время доступа к данным кэш-памяти определяется в основном тактовой частотой процессора. Благодаря малому времени доступа к элементам SRAM параметр Wait State, как правило, не используется или равен нулю, что приводит к значительному повышению быстродействия системы в целом.

В настоящее время кэш-память как правило интегрирована на кристалле процессора. Однако возможны и другие конфигурации. В некоторых случаях система может иметь кэш-память, расположенную в процессоре, и кэш-память, расположенную на материнской плате неподалеку от процессора, или же в процессор может быть интегрированы два компонента кэш-памяти.

В любом случае, независимо от конфигурации кэш-памяти, каждому компоненту кэш-памяти назначается "уровень" в соответствии с его близостью к ядру процессора. Например, кэш-память, которая наиболее близко расположена к процессору, называют кэш-памятью первого уровня - Level I (L1), далее следует кэш-память второго уровня (L2), третьего уровня (L3) и т. д.

Впервые кэш-память появилась на материнской плате с процессором 80386. Емкость ее для процессоров этого класса составляла в среднем 128 Кбайт. Поскольку она располагалась вне CPU, то ее часто также называли "внешней кэш-памятью". Для повышения производительности систем на базе процессоров 80486 и Pentium кэш-память была интегрирована на кристалле процессора (8 или 64 Кбайт ) (кэш-память первого уровня). Кэш-память второго уровня ("внешняя кэш-память") располагалась на материнской плате.

С увеличением тактовой частоты работы CPU скорость обмена данными между процессором и внешней кэш-памятью стала "тормозить" производительность системы. Была разработана отдельная шина для кэш-памяти второго уровня, названная I двойной независимой шиной (Dual Independent Bus, DIB) и в процессоре Pentium Pro внешняя кэш-память перекачивала в ядро процессора. Обмен данными между CPU и кэш-памятью второго уровня стал осуществляться на частоте процессора.

В компьютерах с процессором Pentium II кэш-память второго уровня размещена в картридже на плате процессора и работает на тактовой частоте, равной половине тактовой частоты процессора.

В CPU Pentium III и Pentium 4 обмен информации между CPU и кэш L1 осуществляется на частоте процессора.

Физически кэш-память объемом 64-512 Кбайт обычно состоит из элементов SRAM с малым временем доступа. В последнее время вместо элементов SRAM стали использоваться более быстрые элементы памяти BSRAM и CSRAM. Объем кэш-памяти второго уровня увеличился. Например, для процессора Pentium II Xeon (Deschutes) он составляет уже 2 Мбайт. В процессорах Intel Itanium появилась кэш-память третьего уровня.

Заметьте, что обмен информацией между кэш-памятью второго уровня (L2) и оперативной памятью осуществляется по системной шине.